Beschreibung

Halbleiterbausteine sind seit mehr als 40 Jahren die treibende Kraft für die wichtigsten technologischen Errungenschaften und sind die Schlüsseltechnologie zur Entwicklung neuer Systeme für die Lösung der derzeit wichtigsten Menschheitsprobleme, insbesondere auf den Gebieten Energieverteilung und -versorgung, Elektromobilität, Sicherheit, Gesundheitsversorgung und Kommunikation.

Die Integration einer steigenden Anzahl von Funktionen auf einem Chip mit dem Ziel, die Leistungsaufnahme und die Kosten zu senken und zugleich die Geschwindigkeit zu erhöhen, ist ein starker und anhaltender Trend seit vielen Jahren.

Um nicht nur jetzt, sondern auch in Zukunft an der Spitze der technologischen Entwicklung zu sein, und um die Marktanteile in den hart umkämpften weltweiten Märkten zu steigern, ist es unverzichtbar, Kompetenzen und Fähigkeiten im Bereich des Entwurfs integrierter Schaltungen und Systeme zu pflegen und zu entwickeln.

Das Kompetenzzentrum DECS (Design of Electronic Circuits and Systems) betreibt Forschung und Lehre zum Entwurf von und zu Entwurfsmethoden für integrierte Schaltungen auf allen Abstraktionsebenen.

Ziele

DECS stellte die notwendigen Kompetenzen, Methoden und Entwurfsumgebungen für die Forschung und Lehre im Hinblick auf neue halbleiterbasierte Lösungen bereit. Hoch innovative Systeme können nur realisiert werden, wenn im Hinblick auf Leistungsaufnahme optimierte, hoch integrierte (sehr kleine) Hardware verfügbar ist.

Systemanforderungen wie Geschwindigkeit, Leistungsaufnahme, Produktionsausbeute, Zuverlässigkeit und Sicherheit im Sinne von Security (Sicherheit gegen Angriffe) und Safety (Betriebssicherheit) machen neue Ansätze für heterogene Halbleiter-/Softwaresysteme erforderlich, sowie für  (Eingebettete) Hardware, bestehend aus analogen, digitalen, Mixed-Signal-, HF-, Transistor- und Speicherbauteilen, die in CMOS oder anderen Technologien einschließlich FPGAs realisiert sein können

DECS entwickelt und bietet umfassendes Fachkönnen sowie Entwurfsumgebungen und Lösungsmethoden für die Realisierung von integrierten Schaltungen und Systemen in Anwendungsgebieten wie Kommunikation, Sensorik, medizinische Elektronik, Robotik, eingebettete Systeme und Neuro-Engineering.

Hauptkompetenzen

  • Hardwarebeschleuniger für Multicore-System-on-Chips
  • Schaltungen für die Verbesserung von Stabilität und Zuverlässigkeit von System-on-Chips
  • Sichere Implementierung von kryptographischen Primitiven
  • Design sicherer eingebetteter Systeme und Schaltungen
  • Physikalisch konsistente Modellierung über mehrere Abstraktionsebenen hinweg
  • Analoge und digitale Low-Power-CMOS-Schaltungen
  • Entwurf von und Entwurfsmethoden für Schaltungen mit hoher Zuverlässigkeit und Produktionsausbeute
  • Algorithmen für die Analyse und Optimierung von integrierten Schaltungen und Systemen
  • Entwurfsautomatisierung für Analogschaltungen

Forschung

  • Architekturen, Entwurfsmethoden und Entwurfswerkzeuge für anwendungsspezifische Multi-Prozessor-Systems-on-Chips (MPSoC)
  • Entwicklung von Prototypen und Demonstratoren in FPGA Technologie
  • HW/SW-Codesign von sicherer Hardware und sicheren eingebetteten (Sub-)Systemen
  • Erkennung von und Gegenmaßnahmen für Angriffe auf sichere Systeme
  • Halbleiterbasierte Physical Unclonable Functions als neue Sicherheitsprimitive
  • Entwurfsmethoden für sicherheitskritische Schaltungen
  • Entwurfsautomatisierung, Schaltungsoptimierung und Entwurfszentrierung zur Gewährleistung einer hohen Produktionsausbeute
  • Entwurf zuverlässiger Analog- und Mixed-Signal Schaltungen

Projekte

  • Teilnahme am koordinierten Forschungsprogramm (DFG) “Invasive Computing” mit Projekten auf allen Entwurfsebenen von der Architekturebene bis zum physikalischen Entwurf: Fehlertolerante Architekturen und HW/SW-Codesign, Modellierung und Schaltungsoptimierung sowie Entwurf eines Hardware-Monitoring Systems.
  • Entwurf im Hinblick auf eine hohe Zuverlässigkeit: Forschung im Bereich der Modellierung, der Test-Strukturen, Charakterisierungsmethoden und Entwurfsstrategien für Schaltungen; künftig auch im Bereich des Entwurfs auf Architekturebene: Teilnahme am EU-Projekt CATRENE Innerhalb des Teilprojekts RELY (Design for Reliability of SoCs for Applications like Transportation, Medical, and Industrial Automation)
  • Zusammenarbeit mit Fraunhofer im Bereich des Reverse Engineering im Leistungszentrum Sichere Vernetzte Systeme: weitere Informationen finden Sie hier