Entwurf digitaler Systeme mit VHDL und SystemC

Vortragende/r (Mitwirkende/r)
Nummer0000003406
Art
Umfang4 SWS
SemesterWintersemester 2020/21
UnterrichtsspracheDeutsch
Stellung in StudienplänenSiehe TUMonline

Termine

Teilnahmekriterien

Siehe TUMonline
Anmerkung: Anmerkung: Anmeldung via TUMonline.

Lernziele

Durch die Teilnahme an den Modulveranstaltungen erlernt der Studierende Abstraktion, Modellierung, und Entwurfstechniken kennen. Darüber hinaus lernt der Studierende ein industrielles Entwurfssystem und die Modellierungssprachen VHDL (WS) und System C (SS) kennen.

Beschreibung

ATTENTION: IN WS 20/21 THIS IS A BLOCK COURSE OUTSIDE THE REGULAR COURSE PERIOD IN THE LECTURE-FREE TIME AFTER WS 2020/21 from 8.-15. March 2021. The course will be hold online only; two time slots daily are reserved for questions. The lectures will be pre-recorded and will be provided on Moodle from 5.3. on. The schedules are as follows: Initial Web-Meeting 5.3. 15:00-18:00 Online Q&A 8.3. – 12.3. 09:00-10:00 16:00-17:00 Questions via Moodle 8.3. – 12.3. submission at any time, answer delayed The course is very work intensive, since three models need to be built. There is no time to attend other seminars, work on a thesis or do an internship in the period of the course. The return of assignments must be via Moodle according to schedule. Groups with up to 4 students may be formed to build the model. The contribution of each student to the model must be documented in the model. Delivery deadlines are: Memory Model latest Monday, 8.3. 18:00 CPU Model latest Wednesday, 10.3. 18:00 RTL Model latest Monday 15.3. 18:00 The simulation of the models is essential, the tool Vivado from Xilinx can (and must) be downloaded for that purpose. Models will be reviewed and contribute overall 50% to the final grade. The final oral examination will be done in groups of two students. Schedules will be arranged case by case. Planned time period is from Tuesday 16.3. to Friday 19.3. but depends on the number of attending students. The duration of the examination is 30-45 Minutes. The content of the lecture covers the Hardware description languages VHDL and SystemC, design methodology with VHDL and SystemC, VHDL/SystemC modeling, VHDL/SystemC simulation and VHDL register-transfer synthesis. There will be computer lab exercises in VHDL/SystemC modeling, automatic synthesis and selected synthesis methods. Hardware-Beschreibungssprachen VHDL und SystemC, Entwurfsmethodik mit VHDL und SystemC, VHDL/SystemC-Modellierung, -Simulation und -Synthese, Methoden der Logik-, Register-Transfer- und High-Level-Synthese; praktische Übungen am Rechner zur Modellierung mit VHDL / SystemC und zur automatischen Schaltungssynthese, Übungen zu ausgewählten Synthesemethoden.

Inhaltliche Voraussetzungen

Grundlagen der Digitaltechnik und eine Programmiersprache (am besten C oder C++) sind absolut notwendig.

Lehr- und Lernmethoden

Als Lernmethode wird exemplarisches Lernen eingesetzt. Anhand eines Beispiels - eines MIPS2 Subsystems - werden die Anforderungen motiviert, dargestellt und danach verallgemeinert. Der Lerninhalt wird in Teamarbeit und unter Einbeziehung industrieller Arbeitstechniken vertieft. Folgende Medienformen finden Verwendung: - Präsentationen in Englisch als Handouts - Fallbeschreibungen - Musterlösungen

Studien-, Prüfungsleistung

Modulprüfung mit folgenden Bestandteilen: - Abschlussklausur (60 Min.) (50%) - Benotete Hausaufgaben und Projekte (4 Teile: Speichermodell, funktionales CPU-Modell, Verhaltens-CPU-Modell, RTL-CPU-Modell) (50%) Die Aufteilung der Prüfung sorgt einerseits für eine Entlastung der am Semesterende zu erbringenden Prüfungsleistungen, andererseits entsprechen die verschiedenen Typen von Prüfungen den verschiedenen Lehrformen Praktikum und Vorlesung.

Empfohlene Literatur

Folgende weiterführende Literatur wird empfohlen: * Computer Organization And Design The Hardware/Software Interface; David A. Patterson, John L. Hennessy, Elsevier * John L. Hennessy, David A. Patterson: Computer Architecture - A Quantitative Approach, Elsevier / Morgan Kaufmanns Publishers. * Dominic Sweetman: See MIPS Run Linux, Elsevier / Morgan Kaufmanns Publishers. * Peter Ashenden: The Designer’s Guide to VHDL, Morgan Kaufmann Series in Systems on Silicon) * Thinking in C++ 2nd Edition by Bruce Eckel * SystemC: From the Ground Up (the Kluwer International Series in Engineering & Computer Science) (Hardcover) * Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems. Internet Resources: * http://en.wikipedia.org/wiki/MIPS_architecture * http://www.mips.com/products/processors/ * http://tams-www.informatik.uni-hamburg.de/vhdl/doc/cookbook/VHDL-Cookbook.pdf

Links


Vollständiges Lehrangebot

Bachelorbereich: BSc-EI, MSE, BSEEIT

 

WS

SS

Diskrete Mathematik für Ingenieure (BSEI, EI00460)

Discrete Mathematics for Engineers (BSEEIT) (Schlichtmann) (Januar)

 

O

WS

SS

Entwurf digitaler Systeme mit VHDL u. System C (BSEI, EI0690) (Ecker)

WS 20/21 block course after lecture period

P

 

SS

Entwurfsverfahren für integrierte Schaltungen (MSE, EI43811) (Schlichtmann)

 

WS

 

Methoden der Unternehmensführung (BSEI, EI0481) (Weigel)

O

WS

 

Praktikum System- und Schaltungstechnik (BSEI, EI0664) (Schlichtmann et al.)

?

 

SS

Schaltungssimulation (BSEI, EI06691) (Gräb/Schlichtmann)

 

 

Masterbereich: MSc-EI, MSCE, ICD

 

SS

Advanced Topics in Communication Electronics (WS20/21: Willy Sansen) (MSCE, MSEI, EI79002)

O

WS

 

Aspects of Integrated Systems Technology & Design (MSCE, MSEI, EI5013) (Wurth)

fällt aus

WS

 

Electronic Design Automation (MSCE, MSEI, EI70610) (B. Li, Tseng)

O

WS

 

Design Methodology and Automation (ICD) (Schlichtmann) (Nov)

 

WS

SS

Machine Learning: Methods and Tools (MSCE, MSEI, EI71040) (Ecker)

O

WS

SS

SS

Mathematical Methods of Circuit Design (MSCE, MSEI, EI74042) (Gräb)

Simulation and Optimization of Analog Circuits (ICD) (Gräb) (Mai)

O

WS

 

Mixed Integer Programming and Graph Algorithms in Engineering Problems (MSCE, MSEI, EI71059) (Tseng)

O

WS

SS

Numerische Methoden der Elektrotechnik (MSEI, EI70440) (Schlichtmann oder Gräb)

O

WS

WS

SS

Seminar VLSI-Entwurfsverfahren (MSEI, EI7750) (Schlichtmann/Müller-Gritschneder)

Seminar on Topics in Electronic Design Automation (MSCE, EI77502) (Schlichtmann/Müller-Gritschneder)

O P?

O

WS

SS

Synthesis of Digital Systems (MSCE, MSEI, EI70640) (Müller-Gritschneder)

O

WS

 

Testing Digital Circuits (MSCE, MSEI, EI50141) (Otterstedt)

O

WS

 

Timing of Digital Circuits (MSCE, MSEI, EI70550) (B. Li, Zhang)

O

WS

SS

VHDL System Design Laboratory (MSCE, MSEI, EI7403) (Schlichtmann)

O

WS

SS

VLSI Design Laboratory (MSCE, MSEI, EI5043) (Schlichtmann)

fällt aus

 

Die Spalte ganz rechts bezeichnet die beabsichtigte Vorlesungsform im WS 2020/21 sofern Hörsäle verfügbar sind: O=online, P=physische Präsenz

 

MSE: Munich School of Engineering (TUM)
BSEEIT: Bachelor in Electrical Engineering and Information Technology (TUM-Asia)
ICD: Master of Science in Integrated Circuit Design (TUM-Asia)
MSCE: Master of Science in Communications Engineering (TUM)

MSEI: Master of Science in Elektrotechnik und Informationstechnik

BSEI: Bachelor of Science in Elektrotechnik und Informationstechnik

 

Bitte informieren Sie sich auch regelmäßig unter https://www.tum.de/die-tum/aktuelles/coronavirus/studium/ sowie ggf. die Website der Fakultät www.ei.tum.de über aktuelle Informationen zur Lehre.