Entwurf digitaler Systeme mit VHDL und SystemC

Vortragende/r (Mitwirkende/r)
Nummer0000005077
Art
Umfang4 SWS
SemesterSommersemester 2021
UnterrichtsspracheEnglisch
Stellung in StudienplänenSiehe TUMonline

Termine

Teilnahmekriterien

Lernziele

Durch die Teilnahme an den Modulveranstaltungen erlernt der Studierende Abstraktion, Modellierung, und Entwurfstechniken kennen. Darüber hinaus lernt der Studierende ein industrielles Entwurfssystem und die Modellierungssprachen VHDL (WS) und SystemC (SS) kennen.

Beschreibung

The course will be hold online only; live online time slots will be reserved for questions. The lectures will be pre-recorded and will be provided on Moodle. The exam will be oral, online or presence. The return of assignments must be via Moodle according to schedule. Groups with up to 4 students may be formed to build the model. The contribution of each student to the model must be documented in the model. Delivery deadlines to be announced The simulation of the models is essential, the tool Vivado from Xilinx can (and must) be downloaded for that purpose. Models will be reviewed and contribute overall 50% to the final grade. The content of the lecture covers the Hardware description languages VHDL and SystemC, design methodology with VHDL and SystemC, VHDL/SystemC modeling, VHDL/SystemC simulation and VHDL register-transfer synthesis. There will be computer lab exercises in VHDL/SystemC modeling, automatic synthesis and selected synthesis methods. Hardware-Beschreibungssprachen VHDL und SystemC, Entwurfsmethodik mit VHDL und SystemC, VHDL/SystemC-Modellierung, -Simulation und -Synthese, Methoden der Logik-, Register-Transfer- und High-Level-Synthese; praktische Übungen am Rechner zur Modellierung mit VHDL / SystemC und zur automatischen Schaltungssynthese, Übungen zu ausgewählten Synthesemethoden.

Inhaltliche Voraussetzungen

Grundlagen der Digitaltechnik und eine Programmiersprache (am besten C oder C++) sind absolut notwendig.

Lehr- und Lernmethoden

Als Lernmethode wird exemplarisches Lernen eingesetzt. Anhand eines Beispiels - eines MIPS2 Subsystems - werden die Anforderungen motiviert, dargestellt und danach verallgemeinert. Der Lerninhalt wird in Teamarbeit und unter Einbeziehung indutrieller Arbeitstechniken vertieft. Folgende Medienformen finden Verwendung: - Präsentationen in Englisch als Handouts - Fallbeschreibungen - Musterlösungen

Studien-, Prüfungsleistung

Modulprüfung mit folgenden Bestandteilen: - Abschlussklausur, 60 min (50%) - Benotete Hausaufgaben und Projekte (Unterschiedliche Module und Architekturelemente eines RISC-V-Prozessors) (50%) In der Abschlussklausur wird über alle Teilschritte des Entwurfs eines elektronischen Systems hinweg nachgewiesen, dass der Studierende in einer vorgegebenen Zeit ein Entwurfsproblem analysieren und entsprechende Lösungsschritte finden kann. Während des Semesters zeigt der Studierende anhand von vier wesentlichen Systemkomponenten, dass er/sie in der Lage ist, Entwurfsaufgaben als Projekt eigenständig zu bearbeiten.

Empfohlene Literatur

Folgende weiterführende Literatur wird empfohlen: * Computer Organization And Design The Hardware/Software Interface; David A. Patterson, John L. Hennessy, Elsevier * John L. Hennessy, David A. Patterson: Computer Architecture - A Quantitative Approach, Elsevier / Morgan Kaufmanns Publishers. * Dominic Sweetman: See MIPS Run Linux, Elsevier / Morgan Kaufmanns Publishers. * Peter Ashenden: The Designer’s Guide to VHDL, Morgan Kaufmann Series in Systems on Silicon) * Thinking in C++ 2nd Edition by Bruce Eckel * SystemC: From the Ground Up (the Kluwer International Series in Engineering & Computer Science) (Hardcover) * Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems. Internet Resources: http://en.wikipedia.org/wiki/MIPS_architecture http://www.mips.com/products/processors/ http://tams-www.informatik.uni-hamburg.de/vhdl/doc/cookbook/VHDL-Cookbook.pdf

Links


Vollständiges Lehrangebot

Bachelorbereich: BSc-EI, MSE, BSEEIT

 

WS

SS

Diskrete Mathematik für Ingenieure (BSEI, EI00460)

Discrete Mathematics for Engineers (BSEEIT) (Schlichtmann) (Januar)

 

O/P

WS

SS

Entwurf digitaler Systeme mit VHDL u. System C (BSEI, EI0690) (Ecker)

WS 20/21 block course after lecture period

O/O

 

SS

Entwurfsverfahren für integrierte Schaltungen (MSE, EI43811) (Schlichtmann)

--

WS

 

Methoden der Unternehmensführung (BSEI, EI0481) (Weigel)

--

WS

 

Praktikum System- und Schaltungstechnik (BSEI, EI0664) (Schlichtmann et al.)

--

 

SS

Schaltungssimulation (BSEI, EI06691) (Gräb/Schlichtmann)

O/O

 

Masterbereich: MSc-EI, MSCE, ICD

 

SS

Advanced Topics in Communication Electronics (MSCE, MSEI, EI79002)

?

WS

 

Aspects of Integrated Systems Technology & Design (MSCE, MSEI, EI5013) (Wurth)

--

WS

 

Electronic Design Automation (MSCE, MSEI, EI70610) (B. Li, Tseng)

--

WS

 

Design Methodology and Automation (ICD) (Schlichtmann) (Nov)

--

WS

SS

Machine Learning: Methods and Tools (MSCE, MSEI, EI71040) (Ecker)

O/O

WS

SS

SS

Mathematical Methods of Circuit Design (MSCE, MSEI, EI74042) (Gräb)

Simulation and Optimization of Analog Circuits (ICD) (Gräb) (Mai)

O/O

O/P

WS

 

Mixed Integer Programming and Graph Algorithms in Engineering Problems (MSCE, MSEI, EI71059) (Tseng)

--

WS

SS

Numerische Methoden der Elektrotechnik (MSEI, EI70440) (Schlichtmann oder Gräb)

O/P

WS

WS

SS

Seminar VLSI-Entwurfsverfahren (MSEI, EI7750) (Schlichtmann/Müller-Gritschneder)

Seminar on Topics in Electronic Design Automation (MSCE, EI77502) (Schlichtmann/Müller-Gritschneder)

O

WS

SS

Synthesis of Digital Systems (MSCE, MSEI, EI70640) (Müller-Gritschneder)

O/P

WS

 

Testing Digital Circuits (MSCE, MSEI, EI50141) (Otterstedt)

--

WS

 

Timing of Digital Circuits (MSCE, MSEI, EI70550) (B. Li, Zhang)

--

WS

SS

VHDL System Design Laboratory (MSCE, MSEI, EI7403) (Schlichtmann)

O/O

 

Die Spalte ganz rechts bezeichnet die Form der Vorlesung/Prüfung im SS 2021. O=online, P=physische Präsenz

The column on the very right denotes the type of course/exam in SS 2021. O=online, P=physical presence

 

MSE: Munich School of Engineering (TUM)

BSEEIT: Bachelor in Electrical Engineering and Information Technology (TUM-Asia)

ICD: Master of Science in Integrated Circuit Design (TUM-Asia)

MSCE: Master of Science in Communications Engineering (TUM)

MSEI: Master of Science in Elektrotechnik und Informationstechnik

BSEI: Bachelor of Science in Elektrotechnik und Informationstechnik

 

Aktuelle Infos zur Lehre/Current information on teaching: https://www.tum.de/die-tum/aktuelles/coronavirus/studium/, www.ei.tum.de