Andreas Oeldemann, M.Sc.

Wissenschaftlicher Mitarbeiter  

Technische Universität München
Fakultät für Elektrotechnik und Informationstechnik
Lehrstuhl für Integrierte Systeme
Arcisstr. 21
80290 München

Tel.: +49.89.289.22962
Fax: +49.89.289.28323
Gebäude: N1 (Theresienstr. 90)
Raum: N2137
Email: andreas.oeldemann@tum.de

Willkommen auf meiner Website am Lehrstuhl für Integrierte Systeme!

Ich bin ein Ingenieur der Elektrotechnik/Informationstechnik mit umfangreichem Know-How in den Bereichen Rechnerarchitektur, Computernetzwerke, FPGA Hardwareentwicklung und Programmierung von Embedded Software. Momentan arbeite ich am Lehrstuhl für Integrierte Systeme als wisschenschaftlicher Mitarbeiter und Doktorand. Meine Forschung befasst sich primär mit der Steigerung der Ressourcen- und Energieeffizienz in modernen Data Center Netzwerken. Mehr Informationen finden Sie auf der englischen Version meiner Seite.

Ich bin immer auf der Suche nach qualifizierten Studenten, die meine Interessen im Bereich Netzwerkprozessierung teilen und mit mir in diesem Bereich im Rahmen einer Master- oder Bachelorarbeit zusammenarbeiten wollen. Kontaktieren Sie mich gerne per Telefon, E-Mail oder persönlich in meinem Büro!

Lebenslauf

  • Doktorand am LIS seit 2014
  • B.Sc. und M.Sc. in Elektro- und Informationstechnik an der TUM
  • Werkstudent während des Studiums bei Infineon und Intel Mobile Communications

Lehre

Betreute Arbeiten

  • Integration of Security Functions into an FPGA-based P4 Network Processing Pipeline
    (Masterarbeit, Fabian Pusch, 2018)
  • Design and Implementation of an FPGA-based Network Interface Card using the Coherent Accelerator Processor Interface
    (Masterarbeit, Malavika Krishnaswamy, 2018)
  • Entwurf und Implementierung eines FPGA basierten Transceivers
    (Externe Bachelorarbeit, Batuhan Kurunc, 2018)
  • Extending a simulation model of a load management layer to take offload decisions based on latency predictions
    (Forschungspraxis, Spyridon Poursalidis, 2018)
  • Software-Defined Network Packet Classification on FPGAs
    (Externe Masterarbeit, Goekhan Kaplayan, 2017)
  • Load Management for Stateful Virtualized Network Functions
    (Forschungspraxis, Yanqin Li, 2017)
  • Extension of an FPGA-based network tester to support continuous replay of large network traces
    (Bachelorarbeit, Stefan Keller, 2017)
  • Untersuchung der Energieeffizienz von Data Plane Development Kit Netzwerkapplikationen
    (Bachelorarbeit, Thomas Göttsberger, 2017)
  • Increasing the resource consumption efficiency of an FPGA-based network tester to expand the generation of traffic patterns
    (Bachelorarbeit, Spyridon Poursalidis, 2017)
  • Extension of an FPGA-based network tester to measure transient throughput and latency variations of Ethernet networks
    (Masterarbeit, Andreas Ring, 2016)
  • Design and Implementation of IP based Communication Protocol and Control Function for a Signal Generator
    (Externe Masterarbeit, Sudhanshu Jiteshkumar Vora, 2016)
  • Erweiterung eines FPGA-Netzwerktesters zur Generierung von TCP Traffic
    (Bachelorarbeit, Andreas Hanus, 2016)
  • Prototype for Pre-Silicon SW-HW Co-Verification of Mobile Device Protocol Stack Drivers
    (Externe Masterarbeit, Sharath Chandra, 2015)

Angebotene Arbeiten

Laufende Arbeiten

Publikationen

  • Dominik Scholz, Andreas Oeldemann, Fabien Geyer, Sebastian Gallenmüller, Henning Stubbe, Thomas Wild, Andreas Herkersdorf, Georg Carle: Cryptographic Hashing in P4 Data Planes. 2nd P4 Workshop in Europe (EUROP4), 2019 mehr… BibTeX
  • Andreas Oeldemann, Thomas Wild, Andreas Herkersdorf: FlueNT10G: A Programmable FPGA-based Network Tester for Multi-10-Gigabit Ethernet. International Conference on Field-Programmable Logic and Applications (FPL), 2018 mehr… BibTeX
  • Andreas Oeldemann, Thomas Wild, Andreas Herkersdorf: Reducing Data Center Resource Over-Provisioning Through Dynamic Load Management for Virtualized Network Functions. International Conference on Architecture of Computing Systems, 2017 mehr… BibTeX Volltext ( DOI )
  • Michael Vonbun, Stefan Wallentowitz, Andreas Oeldemann, Andreas Herkersdorf: An Analytic Approach on End-to-end Packet Error Rate Estimation for Network-on-Chip. Euromicro Conference on Digital System Design (DSD), 2015 mehr… BibTeX